Lors de son forum développeurs IDF en mars dernier, INTEL évoquait la sortie de son processeur quadruple coeur "clovertown" pour le début 2007.

La version taïwanaise de ce forum a permis de dévoiler un prototype de cette puce pour serveurs et stations de travail une ou deux voies. A 2Ghz, clovertown est composé de deux "matrices" physiques. Chaque matrice forme un bloc autonome doté de deux coeurs, chacun équipé de 4 Mo de cache L2. Ainsi, avec deux processeurs physiques, un système compterait pas moins de 8 coeurs et 32 Mo de cache.

La surprise vient des résultats aux tests Cinebench 9.5 : INTEL annonce un score de plus de 1700 points quand les 4 coeurs sont actifs contre 362 pour un single coeur, une croissance plus que linéaire, phénomène inexplicable au regard des performances connues des architectures multicoeurs.

Cette démonstation ne suffira pas à accélérer la mise sur le marché du clovertown. Les analystes estiment que malgré la course engagée avec AMD, INTEL ne pourra pas se montrer aussi agressif qu'il l'a été avec les puces double coeur en décidant une transition très rapide. Parmi les raisons invoquées par JIM McGREGOR, auteur du dernier microprocessor report d'instat, le fait qu'INTEL doive assurer l'évolution de ses procédés de gravure pour passer de 65 à 45 nm, chantier dont l'échéance porte aussi sur 2007.

En attente des 45 nanomètres !!

Quoi qu'il en soit, cette présentation de puce à quatres coeurs est à replacer dans la démarche plus générale d'INTEL, qui veut démontrer que ses orientations répondent au mieux au compromis perf/conso. Aujourd'hui, l'utilisation de deux matrices, dont les caches sont séparés, impose une charge complémentaire au front side bus. Ce qui constitue une limite qui sera dépassée avec la mise en un seul bloc, une seule matrice, des quatre coeurs, et ceci lorsque la gravure en 45 nm sera disponible. Rappelons enfin que que le clovertown devra,  par la suite, côtoyer tigerton, version pour serveurs multiprocesseurs et les versions pour PC et portables, dont le kentsfield.